

北 京 科 技 大 学

2014 年硕士学位研究生入学考试试题

试题编号： 869 试题名称： 计算机组成原理 （共 9 页）

适用专业： 计算机科学与技术、软件工程、计算机技术（专业学位）、
软件工程（专业学位）

说明： 所有答案必须写在答题纸上，做在试题或草稿纸上无效。

一、填空（满分 40 分，每题 2 分）

1. 存储程序原理是指_____，它是_____型计算机体系结构的核心思想。
2. 设浮点数长 16 位，高 8 位是阶码，含 1 位阶符，低 8 位是尾数，含 1 位数符，阶码和尾数均用补码表示，基值（底）为 2，尾数为规格化、无隐藏位，机器数为 FC60H 的十进制真值是_____，十进制真值 $11/128$ 的规格化浮点编码是_____（16 进制助记形式）。
3. 已知 $[x]_{\text{补}} = x_0.x_1x_2\dots x_n$ ，则 $[-x]_{\text{补}} =$ _____。
4. 设机器数长 8 位，定点小数，最高位是符号位， $\frac{23}{128}$ 的原码是_____， $-\frac{35}{64}$ 的补码是_____。
5. 若浮点数格式中阶码的底一定，且尾数采用规格化表示法，则浮点数的表示范围取决于_____的位数，而精度取决于_____的位数。
6. 半导体随机读写存储器包括_____和_____，前者的速度比后者快，但集成度不如后者高。
7. 存储系统中，CPU 能直接访问_____和_____，但不能直接访问磁盘和光盘。
8. 设主存储器容量为 $64K \times 32$ 位，则 CPU 中用做主存接口的寄存器 MAR 的位数是_____，MBR 的位数是_____。

9. 中断周期前的 CPU 工作周期是_____, 中断周期后的 CPU 工作周期是_____。
10. 移码表示法主要用于表示_____, 以利于在加减运算的_____操作中比较大小。
11. 某机指令字长 24 位, 定长操作码, 共能完成 129 种操作, 采用单地址格式可直接寻址的范围是_____, 采用二地址格式指令, 可直接寻址范围是_____。
12. 用 74181 和 74182 组成 64 位多重进位运算器, 则需_____片 74181 和_____片 74182。
13. 寄存器间接寻址方式中, 操作数存放在_____, 寄存器中存放的是_____。
14. CPU 从_____取出一条指令并执行这条指令的时间称为_____。
15. 微程序中的微指令是指_____。
16. 当前正在执行的指令保存在 CPU 的_____寄存器中, 运算结果如溢出、为负、为零等状态标志保存在 CPU 的_____寄存器中。
17. 设相对寻址的转移指令占两个字节, 第一字节是操作码, 第二字节是用补码表示的相对位移量, 若转移指令地址为 200aH, 要求转移到 2002H, 则该转移指令第二字节内容为_____。
18. 为运算器构造的简单性, 运算方法中常采用_____加减法、_____乘法或补码乘法。
19. 组合逻辑控制器的基本思想是: 某一微操作控制信号是_____译码输出, _____信号和各种状态信号的逻辑函数。
20. 组合逻辑控制器所采用的三级时序是指_____, _____和脉冲等三级。

二、选择 (满分 30 分, 每题 1 分)

1. 一个 8 位的二进制整数, 若采用补码表示, 且由 3 个“1”和 5 个“0”组成, 则最小值为_____。
- A. -127 B. -32 C. -125 D. -3
2. 下列数中最大的数是_____。

- A. $(10011001)_2$ B. $(227)_8$ C. $(98)_{16}$ D. $(152)_{10}$
3. 若浮点数用补码表示, 则判断运算结果是否为规格化数的方法是_____。
- A. 阶符与数符相同为规格化数
B. 阶符与数符相异为规格化数
C. 数符与尾数小数点后第一位数字相异为规格化数
D. 数符与尾数小数点后第一位数字相同为规格化数
4. 假定下列字符码中有奇偶校验位, 但没有数据错误, 采用偶校验的字符码是_____。
- A. 11001011 B. 11010110 C. 11001001 D. 11000001
5. 计算机的存储器采用分级方式是为了_____。
- A. 减少主机箱的体积
B. 解决容量、速度、价格三者之间的矛盾
C. 存储大量数据方便
D. 操作方便
6. 下面所述不正确的是_____。
- A. RAM 可随机存取信息, 掉电后信息丢失
B. 访问 RAM 时, 访问时间与单元的物理位置无关
C. 内存中存储的信息均是不可改变的
D. 随机存储器和只读存储器可统一编址
7. 某计算机字长 32 位, 存储容量为 4MB, 若按半字编址, 它的寻址范围是_____。
- A. 4M B. 3M C. 2M D. 1M
8. 在定点二进制运算器中, 减法运算一般通过_____来实现。
- A. 原码运算的二进制减法器 B. 补码运算的二进制减法器
C. 补码运算的十进制加法器 D. 补码运算的二进制加法器
9. 在向下生成的堆栈中, 如果入栈指令 PUSH X 的操作定义为: $SP \leftarrow (SP)+1$, $M(SP) \leftarrow M(X)$, 则出栈指令 POP X 应定义为_____。
- A. $SP \leftarrow (SP)-1$, $M(X) \leftarrow M(SP)$ B. $SP \leftarrow (SP)+1$, $M(X) \leftarrow M(SP)$
C. $M(X) \leftarrow M(SP)$, $SP \leftarrow (SP)-1$ D. $M(X) \leftarrow M(SP)$, $SP \leftarrow (SP)+1$
10. 以下四种类型指令中, 执行时间最长的是_____。

- A. RR 型 B. RS 型
C. SS 型 D. SR 型
11. 微程序控制器中，机器指令与微指令的关系是_____。
- A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微指令编写的微程序来解释执行
C. 每一条机器指令组成的程序可由一条微指令来执行
D. 一条微指令由若干条机器指令组成
12. 从控制存储器中读取一条微指令并执行相应操作的时间叫_____。
- A. CPU 周期 B. 微周期
C. 时钟周期 D. 机器周期
13. 挂接在总线上的多个部件_____。
- A. 只能分时向总线发送数据，并只能分时从总线接收数据
B. 只能分时向总线发送数据，但可同时从总线接收数据
C. 可同时向总线发送数据，并同时从总线接收数据
D. 可同时向总线发送数据，但只能分时从总线接收数据
14. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_____。
- A. 堆栈寻址方式 B. 立即寻址方式
C. 隐含寻址方式 D. 间接寻址方式
15. 同步控制是_____。
- A. 只适用于 CPU 控制的方式
B. 只适用于外围设备控制的方式
C. 由统一时序信号控制的方式
D. 所有指令执行时间都相同的方式
16. 为了便于实现多级中断，保存现场信息最有效的办法是采用_____。
- A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存
17. 下面浮点运算器的描述中正确的句子是：_____。
- A. 尾数部件只进行乘法和除法运算
B. 阶码部件可实现加、减、乘、除四种运算

- C. 阶码部件只进行阶码相加、相减和比较操作
- D. 尾数部件只进行乘法和减法运算
18. 在定点数运算中产生溢出的原因是_____。
- A. 运算过程中最高位产生了进位或借位
- B. 参加运算的操作数超出了机器表示的范围
- C. 寄存器的位数太少，不得不舍弃最低有效位
- D. 运算的结果超出了机器的表示范围
19. 在浮点数加减法的对阶过程中，_____。
- A. 将被加（减）数的阶码向加（减）数的阶码看齐
- B. 将加（减）数的阶码向被加（减）数的阶码看齐
- C. 将较大的阶码向较小的阶码看齐
- D. 将较小的阶码向较大的阶码看齐
20. 四片 74181 和 1 片 74812 器件相配合，具有如下进位传递功能_____。
- A. 串行进位
- B. 组内先行进位，组间先行进位
- C. 组内先行进位，组间串行进位
- D. 组内串行进位，组间先行进位
21. 指令系统采用不同寻址方式的目的是_____。
- A. 实现存贮程序和程序控制。
- B. 缩短指令长度，扩大寻址空间，提高编程灵活性。
- C. 可直接访问外存。
- D. 提供扩展操作码的可能并降低指令译码的难度。
22. 系统总线地址的功能是_____。
- A. 选择主存单元地址
- B. 选择进行信息传输的设备
- C. 选择外存地址
- D. 指定主存和 I/O 设备接口电路的地址
23. 算术右移指令执行的操作是_____。
- A. 符号位填 0，并顺次右移 1 位，最低位移至进位标志位
- B. 符号位不变，并顺次右移 1 位，最低位移至进位标志位
- C. 进位标志位移至符号位，顺次右移 1 位，最低位移至进位标志位

- D. 符号位填 1, 并顺次右移 1 位, 最低位移至进位标志位
24. 某寄存器中的值有时是地址, 因此只有计算机的_____才能识别它。
A. 译码器 B. 判断程序 C. 指令 D. 时序信号
25. 在虚拟存贮器中, 当程序正在执行时, 由_____完成地址映射。
A. 程序员 B. 编译器 C. 装入程序 D. 操作系统
26. 周期挪用方式常用于_____方式的输入/输出中。
A. DMA B. 中断 C. 程序传送 D. 通道
27. 至今为止, 计算机中的所有信息仍以二进制方式表示的理由是_____。
A. 节约元件 B. 运算速度快
C. 物理器件的性能决定 D. 信息处理方便
28. 下列叙述中正确的是_____。
A. 只有 I/O 指令可以访问 I/O 设备。
B. 在统一编址下, 不能直接访问 I/O 设备。
C. 访问存储器的指令一定不能访问 I/O 设备。
D. 在具有专门 I/O 指令的计算机中, I/O 设备才可以单独编址。
29. 在各种 I/O 方式中, 中断方式的特点是_____。
A. CPU 与外设串行工作, 传送与主程序串行工作。
B. CPU 与外设并行工作, 传送与主程序串行工作。
C. CPU 与外设串行工作, 传送与主程序并行工作。
D. CPU 与外设并行工作, 传送与主程序并行工作。
30. 某计算机的控制器采用微程序控制方式, 微指令中的操作控制字段采用分段直接编码法, 共有 26 个微命令, 构成 4 个互斥类, 分别包含 3、5、12 和 6 个微命令, 则操作控制字段至少有_____位。
A. 4 B. 12 C. 15 D. 26

三、简答题(满分 30 分, 每题 5 分)

1. 什么是软件与硬件的逻辑等效性, 并举出两个实例。
2. 画出微程序控制器的构成框图, 并说明各部分的功能。
3. 某四位加法器的四位进位信号分别为 C_4 、 C_3 、 C_2 、 C_1 , 低位来的信号为 C_0 , 请分别按下述两种方式写出 C_4 、 C_3 、 C_2 、 C_1 的逻辑表达式。

(1) 串行进位方式

(2) 并行进位方式

4. 当指令系统和数据通路结构确定后, 给出组合逻辑控制器的设计步骤。比较组合逻辑控制器和微程序控制器的特点。

5. 以打印机输出为例说明中断的全过程, 并比较中断方式和 DMA 方式的特点。

6. 比较 Cache 和虚拟存储器, 说明它们的相似点与不同。

四、综合题 (共 50 分)

1. (6 分) (1) 定点补码加减运算溢出判断的三种方法是什么? 分别列出逻辑表达式并加以说明。

(2) 已知机器字长 8 位, $x = -0.0111100$, $y = +0.1100100$, 求 $[x]_{\text{补}}$, $[-x]_{\text{补}}$, $[y]_{\text{补}}$, $[-y]_{\text{补}}$, $x + y = ?$, $x - y = ?$ 要求给出运算器的计算过程, 并用溢出判别方法判断结果是否溢出。

2. (4 分) 已知 $X=0.1010$, $Y=-0.1101$, 用原码一位乘法计算 $X*Y=?$ 其中寄存器、加法器的宽度均为 4 位, 要求写出详细计算过程与说明。

解: $[X]_{\text{原}} = \underline{\hspace{2cm}}$ $[Y]_{\text{原}} = \underline{\hspace{2cm}}$

$[X*Y]_{\text{原}} = \underline{\hspace{2cm}}$ $X*Y = \underline{\hspace{2cm}}$

实现的具体过程:

C(进位 触发器)	P(部分积 寄存器)	Y(除数 寄存器)	说明

3. (6 分) 已知 $X = -0.0110101 \times 2^{11}$, $Y = 0.1100100 \times 2^{-11}$ (此处数均为二进制)。

浮点数阶码用 4 位移码, 尾数用 8 位补码表示 (含符号位),

(1) 写出 X, Y 的浮点数表示 (要求格式: 数符 阶码 尾数)。

(2) 计算 $X+Y$, 要求给出运算过程 (舍入采用 0 舍 1 入法)。

(3) 如何判断浮点补码加减运算是否溢出? 并说明发生溢出时如何处理? 并判断上述运算结果是否溢出。

4. (7 分) 有一个全相联 Cache 系统, Cache 由 8 个块构成, CPU 送出的主存地址流序列分别为: 14、18、14、18、8、4、8、10, 求

(1) 每次访问后, Cache 的地址分配情况。

(2) 当 Cache 的容量换成 4 个块, 地址流为 6、15、6、13、11、10、8、7 时, 求采用先进先出替换算法的相应地址分配和操作。

5. (3 分) 设指令字长为 16 位, 每个操作数的地址码为 6 位, 指令有零地址、一地址、二地址 3 种格式。

(1) 设指令系统的操作码长度和位置固定, 若零地址指令有 M 种, 一地址指令有 N 种, 则二地址指令最多有几种?

(2) 采用扩展操作码技术, 二地址指令最多有几种?

(3) 采用扩展操作码技术, 若二地址指令有 P 条, 零地址指令有 Q 条, 则一地址指令最多有几种?

6. (6 分) 设某机存储字长、指令字长和机器字长均相等, 该机的指令格式如下:

5	3	8
OP	M	A

其中, A 为形式地址, 补码表示 (包括一位符号位); M 为寻址方式,

M=0 立即寻址;

M=1 直接寻址 (此时 A 视为无符号数);

M=2 间接寻址 (此时 A 视为无符号数);

M=3 变址寻址 (A 为位移量, 变址寄存器为 R_x);

M=4 相对寻址。

求: (1) 该指令格式能定义多少种不同的操作? 立即寻址操作数的范围是多少?

(2) 写出各种寻址方式 (M=1、2、3、4) 计算有效地址的表达式。

(3) 当 M=1、2、4 时, 能访问的最大主存空间为多少机器字?

7. (8 分) 某半导体存储器容量 $4K \times 8$ 位。其中固化区 $2K \times 8$ 位 (低地址), 用 $1K \times 8$ 位的 EPROM 芯片组成; 随机读写区 $2K \times 8$ 位 (高地址), 由 $2K \times 4$ 位的 SRAM 芯片组成。地址总线 $A_{11}-A_0$, 双向数据总线 D_7-D_0 , R/\bar{W} 控制读写。试问:

(1) 数据缓冲寄存器多少位? 地址寄存器多少位?

(2) 二种芯片各需多少片? 求每片芯片的片选逻辑式与地址分配完成下表。

